SAK-XC2268N-40F80LR INFINEON
Tilgjengelig
SAK-XC2268N-40F80LR INFINEON
• Høy ytelse CPU med fem-trinns rørledning og MPU
- 12,5 ns instruksjonssyklus @ 80 MHz CPU-klokke (utførelse i én syklus)
- En-syklus 32-bit tillegg og subtraksjon med 40-bits resultat
- En-syklus multiplikasjon (16 × 16 bit)
- Bakgrunnsdeling (32 / 16 bit) i 21 sykluser
- En-syklus multiplisere og akkumulere (MAC) instruksjoner
– Forbedrede boolske bitmanipulasjonsfasiliteter
– Utførelse av nullsyklushopp
– Ytterligere instruksjoner for å støtte HLL og operativsystemer
– Registerbasert design med flere variable registerbanker
– Rask kontekstvekslingsstøtte med to ekstra lokale registerbanker
- 16 MB totalt lineært adresseområde for kode og data
- 1,024 Bytes on-chip spesialfunksjonsregisterområde (C166 Family-kompatibel)
- Integrert minnebeskyttelsesenhet (MPU)
• Avbruddssystem med 16 prioritetsnivåer som gir 96 avbruddsnoder
– Valgbare eksterne innganger for avbruddsgenerering og vekking
- Raskeste samplingsfrekvens 12.5 ns
• Åttekanals avbruddsdrevet dataoverføring med én syklus med PEC (Peripheral Event Controller), 24-biters pekere dekker totalt adresseområde
• Klokkegenerering fra interne eller eksterne klokkekilder, ved hjelp av on-chip PLL eller prescaler
• CRC-kontroll for maskinvare med programmerbart polynom for å overvåke minneområder på brikken
• Minnemoduler på brikken
- 8 Kbytes standby RAM på brikken (SBRAM)
- 2 Kbytes on-chip dual-port RAM (DPRAM)
- Opptil 16 Kbytes on-chip data SRAM (DSRAM)
- Opptil 16 Kbytes on-chip program / data SRAM (PSRAM)
- Opptil 320 Kbytes on-chip programminne (Flash-minne)
– Beskyttelse av minneinnhold gjennom Error Correction Code (ECC)
• On-Chip eksterne moduler
- To synkroniserbare A / D-omformere med opptil 16 kanaler, 10-bits oppløsning, konverteringstid under 1 μs, valgfri databehandling (datareduksjon, rekkeviddekontroll), ødelagt ledningsdeteksjon
- 16-kanals generell fangst / sammenligne enhet (CC2)
- To fangst-/sammenligningsenheter for fleksibel PWM-signalgenerering (CCU6x)
- Multifunksjonell generell timerenhet med 5 timere
- Opptil 6 serielle grensesnittkanaler som skal brukes som UART, LIN, høyhastighets synkron kanal (SPI / QSPI), IIC-bussgrensesnitt (10-biters adressering, 400 kbit / s), IIS-grensesnitt
- On-chip MultiCAN-grensesnitt (Rev. 2.0B aktiv) med opptil 256 meldingsobjekter (Full CAN / Basic CAN) på opptil 6 CAN-noder og gateway-funksjonalitet
- On-chip system timer og on-chip sanntidsklokke
• Opptil 12 MB eksternt adresseområde for kode og data
– Programmerbare eksterne bussegenskaper for ulike adresseområder
– Multipleksede eller demultipleksede eksterne adresse-/databusser
– Valgbar adressebussbredde
– 16-biters eller 8-biters databussbredde
- Fire programmerbare chip-select-signaler
• Enkel strømforsyning fra 3,0 V til 5,5 V
• Strømreduksjon og oppvåkningsmodus med fleksibel strømstyring
• Programmerbar vakthundtimer og oscillatorvakthund
• Opptil 76 generelle I/O-linjer
• Bootstrap-lastere på brikken
• Støttes av et komplett spekter av utviklingsverktøy, inkludert C-kompilatorer, makroassemblerpakker, emulatorer, evalueringstavler, HLL-debuggere, simulatorer, logiske analysatordemontører, programmeringskort
• Feilsøkingsstøtte på brikken via Device Access Port (DAP) eller JTAG-grensesnitt
• 100-pinners grønn LQFP-pakke, 0,5 mm (19,7 mil) pitch
• Høy ytelse CPU med fem-trinns rørledning og MPU
- 12,5 ns instruksjonssyklus @ 80 MHz CPU-klokke (utførelse i én syklus)
- En-syklus 32-bit tillegg og subtraksjon med 40-bits resultat
- En-syklus multiplikasjon (16 × 16 bit)
- Bakgrunnsdeling (32 / 16 bit) i 21 sykluser
- En-syklus multiplisere og akkumulere (MAC) instruksjoner
– Forbedrede boolske bitmanipulasjonsfasiliteter
– Utførelse av nullsyklushopp
– Ytterligere instruksjoner for å støtte HLL og operativsystemer
– Registerbasert design med flere variable registerbanker
– Rask kontekstvekslingsstøtte med to ekstra lokale registerbanker
- 16 MB totalt lineært adresseområde for kode og data
- 1,024 Bytes on-chip spesialfunksjonsregisterområde (C166 Family-kompatibel)
- Integrert minnebeskyttelsesenhet (MPU)
• Avbruddssystem med 16 prioritetsnivåer som gir 96 avbruddsnoder
– Valgbare eksterne innganger for avbruddsgenerering og vekking
- Raskeste samplingsfrekvens 12.5 ns
• Åttekanals avbruddsdrevet dataoverføring med én syklus med PEC (Peripheral Event Controller), 24-biters pekere dekker totalt adresseområde
• Klokkegenerering fra interne eller eksterne klokkekilder, ved hjelp av on-chip PLL eller prescaler
• CRC-kontroll for maskinvare med programmerbart polynom for å overvåke minneområder på brikken
• Minnemoduler på brikken
- 8 Kbytes standby RAM på brikken (SBRAM)
- 2 Kbytes on-chip dual-port RAM (DPRAM)
- Opptil 16 Kbytes on-chip data SRAM (DSRAM)
- Opptil 16 Kbytes on-chip program / data SRAM (PSRAM)
- Opptil 320 Kbytes on-chip programminne (Flash-minne)
– Beskyttelse av minneinnhold gjennom Error Correction Code (ECC)
• On-Chip eksterne moduler
- To synkroniserbare A / D-omformere med opptil 16 kanaler, 10-bits oppløsning, konverteringstid under 1 μs, valgfri databehandling (datareduksjon, rekkeviddekontroll), ødelagt ledningsdeteksjon
- 16-kanals generell fangst / sammenligne enhet (CC2)
- To fangst-/sammenligningsenheter for fleksibel PWM-signalgenerering (CCU6x)
- Multifunksjonell generell timerenhet med 5 timere
- Opptil 6 serielle grensesnittkanaler som skal brukes som UART, LIN, høyhastighets synkron kanal (SPI / QSPI), IIC-bussgrensesnitt (10-biters adressering, 400 kbit / s), IIS-grensesnitt
- On-chip MultiCAN-grensesnitt (Rev. 2.0B aktiv) med opptil 256 meldingsobjekter (Full CAN / Basic CAN) på opptil 6 CAN-noder og gateway-funksjonalitet
- On-chip system timer og on-chip sanntidsklokke
• Opptil 12 MB eksternt adresseområde for kode og data
– Programmerbare eksterne bussegenskaper for ulike adresseområder
– Multipleksede eller demultipleksede eksterne adresse-/databusser
– Valgbar adressebussbredde
– 16-biters eller 8-biters databussbredde
- Fire programmerbare chip-select-signaler
• Enkel strømforsyning fra 3,0 V til 5,5 V
• Strømreduksjon og oppvåkningsmodus med fleksibel strømstyring
• Programmerbar vakthundtimer og oscillatorvakthund
• Opptil 76 generelle I/O-linjer
• Bootstrap-lastere på brikken
• Støttes av et komplett spekter av utviklingsverktøy, inkludert C-kompilatorer, makroassemblerpakker, emulatorer, evalueringstavler, HLL-debuggere, simulatorer, logiske analysatordemontører, programmeringskort
• Feilsøkingsstøtte på brikken via Device Access Port (DAP) eller JTAG-grensesnitt
• 100-pinners grønn LQFP-pakke, 0,5 mm (19,7 mil) pitch
Vennligst sørg for at kontaktinformasjonen din er riktig. Meldingen din vil bli sendt direkte til mottakeren (e) og vil ikke bli vist offentlig. Vi vil aldri distribuere eller selge din personlige informasjon til tredjepart uten din uttrykkelige tillatelse.
